`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    15:27:23 09/14/2012 
// Design Name: 
// Module Name:    controlador_leds 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module controlador_leds(clk_i,leds_i,leds_o
    );
	 input clk_i;
	 input [1:0] leds_i;
	 output [1:0] leds_o;
	 reg [1:0] leds_o;
	 
	 always@(posedge clk_i) begin
		if(leds_o==1||leds_o==2)begin
			leds_o=0;
		end
		else if(leds_i==1)begin
			leds_o=1;
		end
		else if(leds_i==2)begin
			leds_o=2;
		end
	end


endmodule
